AI内存争霸战：HBM和LPDDR谁将称王？

来源：爱集微  时间：2025-6-20

人工智能（AI）需要强大的计算能力和海量的数据。这些计算可以由CPU、GPU或专用加速器完成，虽然数据在传输到处理器的过程中会通过DRAM，但最适合这一用途的DRAM类型取决于执行训练或推理任务的系统类型。

当前工程团队面临的内存挑战是如何跟上AI快速增长的计算需求，而同步动态随机存取存储器（SDRAM）在这里起着关键作用。所有这些数据都需要被处理、存储和访问，任何环节的不匹配都可能影响系统的整体性能。

“我们拥有如此强大的计算能力，”Cadence产品营销集团总监Frank Ferro表示，“但从内存带宽的角度来看，该如何充分利用它呢？”

这个问题并没有简单答案，也不存在一刀切的解决方案。目前，市场上有四种同步DRAM（SDRAM）类型，每种都有针对性用途和各自的优缺点：

双倍数据速率（DDR）内存通常与CPU（尤其是复杂指令集架构处理器，即CISC处理器）配合使用。程序可能包含复杂的分支和多种操作，DDR正是针对此类计算优化的。DDR是最通用的架构，具有最低的延迟（首个数据的到达时间），且带宽适中（使用64位数据总线）。

“双倍数据速率”这一名称源自于数据可以在时钟信号的上升沿和下降沿进行存取，而传统内存和逻辑电路通常只在单边沿进行操作。

低功耗DDR（LPDDR）与DDR类似，但为了在保持高性能的同时降低功耗，各代产品中引入了许多节能特性，包括：更低的供电电压；温度补偿刷新率，低温环境下减少刷新频率；深度和部分掉电模式；部分阵列刷新选项；写入均衡，补偿数据选通信号和时钟信号之间的偏差；命令/地址训练以优化信号时序和完整性；更低的I/O电容；在后几代产品中使用6位单数据速率（SDR）命令和地址总线，而非早先的10位DDR总线；两个半宽总线而非一个全宽总线；差分时钟；数据复制和Write-X（全写1或全写0）命令，减少特定用例的数据传输量；动态电压频率调整（DVFS）。

在后几代产品中，时钟结构更加复杂，保持持续运行的主时钟频率为四分之一速度，由此衍生出多个仅在需要时运行的全速时钟。LPDDR不会安装在双列直插内存模块（DIMM）中，而是采用BGA封装，直接焊接到主板上。

图形DDR（GDDR）是为配合GPU进行图形处理而开发的变体。它具有比DDR高得多的带宽，可以向处理器传输大量图形数据，但也具有比DDR更高的延迟。“GDDR更适合高带宽应用，但容量是个问题，”Ferro说。

高带宽内存（HBM）由堆叠的DRAM芯片组成，具有超宽总线，适用于对带宽要求极高的计算任务，如AI训练、推理和高性能计算（HPC）。

Ferro指出这四种DRAM类型的主要区别在于访问协议，而非存储单元本身。“无论您使用GDDR、LPDDR、DDR还是HBM，其底层基本采用的是相同的内存技术，关键是如何访问DRAM。”

这些不同的访问方式可能对性能和功耗产生重大影响。

数据中心之王：HBM

HBM在数据中心领域占据着不可撼动的统治地位。“我们认为HBM仍将主要应用于数据中心的训练任务和超高速接口领域，”Expedera首席软件工程师Ramteja Tadishetti表示，“但其高昂的价格注定使其局限于高端市场，难以进入注重成本的边缘设备。”

尽管HBM能耗与价格均属最高，但数据中心的其它零部件也一样。Quadric首席营销官Steve Roddy指出：“与训练芯片采用的整片光罩尺寸晶圆相比，HBM的成本和功耗不过是零头。这就像房地产——如果你斥资2500万美元在比佛利山庄购地，绝不会在房屋建造上省预算。数据中心同理：既然已投入巨资用于芯片和封装，HBM的增量成本微不足道。我们还未发现HBM在数据中心之外的任何应用规划，就连高端汽车市场也没有。开发L4级自动驾驶系统（ADAS）的车企需要风冷散热且单价低于四位数的芯片方案，根本无法承受功耗达千瓦级、成本超1万美元的模块。”

这种成本壁垒迫使预算有限的厂商作出妥协。“超大规模服务商通常资金雄厚，可以直采HBM，”新思科技内存接口产品线总监Brett Murdock解释道，“而二线厂商必须进行权衡，因其采购量往往难以引起HBM供应商或2.5D封装厂商的重视，从而无法获得支持。”

训练任务对带宽的需求远高于推理，这使得HBM在该领域尤为重要。虽然数据中心推理仍会采用HBM，但LPDDR和GDDR正逐步渗透。“HBM因支持近内存计算（NMC）而在模型训练中风靡，”Ferro分析道，“我推测GDDR和LPDDR将成为推理加速器卡上的主流内存。”

上一篇: 英特尔陈立武任命三名半导体行业高管，负责客户工程及AI芯片开发 下一篇: DDR4不到一月价格暴涨67%，价格反超DDR5 44%